#### (12)特許協力条約に基づいて公開された国際出願

#### (19) 世界知的所有権機関 国際事務局



## 

#### (43) 国際公開日 2003年2月6日(06.02.2003)

#### **PCT**

#### (10) 国際公開番号 WO 03/010671 A1

(NAKADA, Mitsuru) [JP/JP]; 〒141-0001 東京都 品川 区 北品川6丁目7番35号 ソニ-株式会社内 Tokyo (JP).

富田 光彦 (TOMITA, Mitsuhiko) [JP/JP]; 〒141-0001 東京都 品川区 北品川6丁目7番35号 ソニ-株式会社

(74) 代理人: 中村 友之 (NAKAMURA, Tomoyuki); 〒105-0001 東京都 港区 虎ノ門1丁目2番3号 虎ノ門第一ビ

ル9階 三好内外国特許事務所内 Tokyo (JP).

(51) 国際特許分類7:

(21) 国際出願番号:

PCT/JP02/07356

(22) 国際出願日:

2002年7月19日(19.07.2002)

G06F 12/16, G11C 16/02

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2001-225015 2001年7月25日(25.07.2001) 特願2001-236928 2001年8月3日(03.08.2001)

(81) 指定国 (国内): CN, KR, US.

(71) 出願人(米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都品川区 北品川6丁目7番35号 Tokyo (JP).

(72) 発明者: および

(75) 発明者/出願人 (米国についてのみ): 中田 充


添付公開書類: 国際調査報告書

内 Tokyo (JP).

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: NON-VOLATILE MEMORY AND NON-VOLATILE MEMORY DATA REWRITING METHOD

(54)発明の名称:不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法



1...DATA AREA

2...REDUNDANT AREA

3...LOGICAL BLOCK ADDRESS STORAGE AREA

4...PRE-USE PHYSICAL BLOCK ADDRESS STORAGE AREA

5...FIRST ERROR CORRECTION CODE STORAGE AREA

6...STATUS INFORMATION STORAGE AREA

7...SECOND ERROR CORRECTION CODE STORAGE AREA

(57) Abstract: A non-volatile memory and a non-volatile memory data rewriting method capable of easily sensing an operation state at system down due to electric power failure or the like and reliably and rapidly returning to a normal storage state by a simple procedure. The non-volatile memory consists of storage units which are physical blocks, each having a data area (1) and a redundant area (2). The redundant area (2) includes a logical block address storage area (3) for storing an address of a corresponding logical block, a pre-use physical block address storage area (4) for storing an address of a physical block to be erased, and a status information storage area (6) for storing status information for discriminating the operation state of each stage generated when data rewriting is performed in the physical block.

/続葉有/

#### (57) 要約:

停電等によるシステムダウン時における動作状態を容易に検知することができ、簡単な手順により確実かつ迅速に正常な記憶状態に復帰させることを可能とする不揮発性メモリおよび不揮発性メモリのデータ書き換え方法である。データ領域(1)と冗長領域(2)とを備える物理ブロックを記憶単位として構成される不揮発性メモリにおいて、冗長領域(2)が、対応する論理ブロックのアドレスを記憶する論理ブロックアドレス記憶領域(3)と、消去対象である物理ブロックのアドレスを記憶する前使用物理プロックアドレス記憶領域(4)と、物理ブロックに対してデータ書き換え動作を実施する際に生起する各段階の動作状態を識別するステータス情報を記憶するステータス情報記憶領域(6)とを有して構成されている。

#### 明細書

不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法

#### 5 技術分野

この発明は、メモリカード等の電子機器に設けられた例えばNAND型フラッシュメモリ等の不揮発性メモリにおいて停電等によるシステムダウンが生じても、再起動時に欠陥が生じているデータブロックを検出して正常な記憶状態への復帰を可能とする不揮発性メモリ、並びに当該不揮発性メモリにおけるデータ書き換え方法に関するものである。

#### 背景技術

10

15

20

近年、大量のデータを記憶するのに適した低コストのNAND型フラッシュメモリ等の不揮発性メモリが、家電機器、携帯電子機器、メモリカード等の電子機器に幅広く使用されている。例えばフラッシュメモリを備えた電子機器において停電や動作不良等に起因するシステムダウンが生じると、フラッシュメモリに記憶されたデータの一部が破壊される可能性がある。このようなシステムダウンに対するデータ保護対策の一方式としては、例えばチェックサムやCRC(Cyclic Redundancy Check)符号等を用いてフラッシュメモリに書き込むデータを冗長化しておくとともに、電源投入によるシステム復帰時においてフラッシュメモリに格納されたデータからチェックサムを算出し、データに異常があるか否かを判定する。

また、データ保護対策の他の方式としては、フラッシュメモリに加え 25 てフラッシュメモリよりも高速書き込みが可能な補助不揮発性メモリを 設けて、この補助不揮発性メモリにおいて最新の所定数の動作状態(ス

テータス)に係るバス情報を記憶するようにする。第1図は、このような従来のフラッシュメモリを備えた電子機器の概略構成を示すブロック図である。第1図において、101は電子機器、102はCPU、103はメインメモリとして与えられるフラッシュメモリ、104はフラッシュメモリよりも高速書き込みが可能な補助不揮発性メモリ、105はCPU102とフラッシュメモリ103とを接続するバス、106はバス105から分岐して補助不揮発性メモリ104に接続されるバス、107は補助不揮発性メモリ104にコントロール信号を供給する信号線である。

- 次に、第1図に示された電子機器の動作について説明する。例えば、 10 フラッシュメモリ103の各動作期間の前半にCPU102は補助不揮 発性メモリ104にコントロール信号を供給し、補助不揮発性メモリ1 04は当該コントロール信号に応答してバス106を介してバス105 上の情報を記録する。このバス情報の記録は、データの書き込み、読み 出し、消去等の処理により生起するステータスについて最新の複数ステ 15 ータスに係るバス情報のみを記録する。したがって、補助不揮発性メモ リ104はそれほど大きな記憶容量を必要とはしない。これにより、書 き込み動作や消去動作に長時間を要するフラッシュメモリにおいて、動 作中に停電等によるシステムダウンが発生しても、その直前の所定数の ステータスに係るバス情報が補助不揮発性メモリに記録されるので、シ 20 ステム復帰後に補助不揮発性メモリに記録されたバス情報を解析するこ とで、システムダウン発生時の動作状態を特定しフラッシュメモリにお けるデータ異常を検出してフラッシュメモリを正常な記憶状態に復帰さ せる。
  - 25 フラッシュメモリを備えた従来の電子機器は上記のようなデータ保護 対策機能を有しており、前者のチェックサムやCRC符号を用いる方法

では、システムダウン時の動作状態を検知することができないので、システムを復帰する処理あるいはフラッシュメモリのデータを復元する処理を実施する為に複雑なシステムを構築する必要があるという課題があった。

5 また、後者の補助不揮発性メモリにバス情報を記憶する方法では、記憶されたバス情報を解析してシステムダウン発生時の動作状態を特定して当該特定された動作状態に応じてフラッシュメモリのデータを復元しなければならず、データ復元処理を実施する為に複雑なシステムを構築する必要があるという課題があった。

10

15

20

#### 発明の開示

この発明は上記のような課題を解決するためになされたもので、停電等によるシステムダウン時におけるNAND型フラッシュメモリ等の不揮発性メモリに係る動作状態を容易に検知することができて、迅速かつ確実に正常な記憶状態に復帰させることができる不揮発性メモリ、並びに当該不揮発性メモリのデータ書き換え方法を得ることを目的とする。

この発明に係る不揮発性メモリは、データが記憶されるデータ領域と 種々の管理情報等が記憶される冗長領域とを備える物理ブロックを記憶 単位として構成され、それぞれの冗長領域において、当該冗長領域の含 まれる物理ブロックに対応する論理ブロックを特定する情報を記憶する 論理ブロック情報記憶領域と、対応する論理ブロックが1つ前に対応付 けられていた物理ブロックである前使用物理ブロックを特定する情報を 記憶する前使用物理ブロック情報記憶領域と、当該冗長領域の含まれる 物理ブロックをデータの書き込み対象としたデータ書き換え動作を実施 する際に生起する各段階の動作状態を識別するステータス情報を記憶す るステータス情報記憶領域とを設けるようにしたものである。

上記のような構成をとることで、停電等によるシステムダウンが生じても、ステータス情報記憶領域を参照することでシステムダウン時に書き込みの対象となっていた物理ブロックについてその動作状態を検知することができるとともに、前使用物理ブロック情報記憶領域を参照することで上記物理ブロックに係る前使用物理ブロックを特定することができるから、動作状態に応じてデータ破壊の生じた可能性のある物理ブロックおよび当該物理ブロックに係る前使用物理ブロックに対して適切な復元処理を実施することが可能となり、不揮発性メモリを正常な記憶状態に復帰させることができるという効果を奏する。

また、この発明に係る不揮発性メモリは、ステータス情報記憶領域において、当該ステータス情報記憶領域の含まれる物理ブロックが消去状態にあることを示す第1のステータス情報と、当該ステータス情報記憶領域の含まれる物理ブロックへのデータの書き込みが完了してはいるが対応する前使用物理ブロックのデータが未消去である状態を示す第2のステータス情報と、当該ステータス情報記憶領域の含まれる物理ブロックへのデータの書き込みが完了するとともに対応する前使用物理ブロックへのデータの書き込みが完了するとともに対応する前使用物理ブロックのデータが消去済みである状態を示す第3のステータス情報とが少なくとも記憶されるようにしたものである。

また、この発明に係る不揮発性メモリのデータ書き換え方法は、データを書き換える対象となる論理ブロックを特定する第1のステップと、消去状態にあって書き込み可能な物理ブロックである空きブロックのなかからデータの書き込み対象となる物理ブロックを特定する第2のステップと、論理ブロックと物理ブロックとを対応付けるアドレス変換テーブルを参照して、書き換え対象の論理ブロックに対応付けられている物理ブロックである前使用物理ブロックを特定する第3のステップと、書き込み対象の物理プロックにデータを書き込む第4のステップと、前使

用物理ブロックのデータを消去する第5のステップと、書き換え対象の 論理ブロックに書き込み対象の物理ブロックを対応付けるようにアドレス変換テーブルを更新する第6のステップとを有し、書き込み対象の物理ブロックについては、当初消去状態にあることを示す第1のステータス情報が設定され、第4のステップの処理が終了した後にデータの書き込みが完了したことを示す第2のステータス情報が設定され、第5のステップの処理が終了した後に前使用物理ブロックのデータの消去が完了したことを示す第3のステータス情報が設定されるようにしたものである。

10 上記のような構成をとることで、データ書き換え動作に際して生起する各段階の動作状態についてシステムダウンが生じた場合に必要とされる復元処理の内容が変わる時点でステータス情報が変更されるようになされているから、ステータス情報を参照することで不揮発性メモリを正常な記憶状態に容易に復帰させることができるという効果を奏する。

15 また、この発明に係る不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法は、第1のステータス情報と第2のステータス情報と第3のステータス情報とが同じビット数で表現され、第1のステータス情報を表現するビット列における1または複数のビットに係るバイナリデータを"1"から"0"へ変更することで第2のステータス情報が構成され、第2のステータス情報を表現するビット列における1または複数のビットに係るバイナリデータを"1"から"0"へ変更することで第3のステータス情報が構成されるようにしたものである。

上記のような構成をとることで、ステータス情報を変更する際に停電等によるシステムダウンが発生してステータス情報が本来とるべき値を 有しないという異常が生じたとしても、ステータス情報の変更がステータス情報を構成するビット列における1または複数のビットに係るバイ

ナリデータを"1"から"0"へ変更することで実施されることに鑑み れば、異常の生じたステータス情報と第2のステータス情報を表現する ビット列との論理積をとって当該論理積を評価することで、ステータス 情報を第1のステータス情報から第2のステータス情報へ変更する際に システムダウンが発生したのか、あるいはステータス情報を第2のステ ータス情報から第3のステータス情報へ変更する際にシステムダウンが 発生したのかを判定することが可能となり、不揮発性メモリの動作状態 を簡単な判定方式により詳細に検知することができて、不揮発性メモリ を迅速かつ確実に正常な記憶状態に復帰させることができるという効果 を奏する。 10

また、この発明に係る不揮発性メモリのデータ書き換え方法は、消去 状態にあって書き込み可能な物理ブロックである空きブロックのなかか らデータの書き込み対象となる物理ブロックを特定する第2のステップ が、空きブロックの数を確認する第7のステップと、乱数を発生させて、 複数の空きブロックのなかから1つの空きブロックを選定し、当該空き ブロックを書き込み対象となる物理ブロックとして特定する第8のステ ップとを有するようにしたものである。

上記のような構成をとることで、不揮発性メモリへのデータの書き換 え回数が多くなれば各物理ブロックの書き換え回数も統計的に平均化さ れることが予測され、各物理ブロックの書き換え回数を平均化させて不 揮発性メモリの寿命を延ばすことができるという効果を奏する。

また、この発明に係る不揮発性メモリのデータ書き換え方法は、空き ブロックの数だけ順次配列された複数の記憶部から成りそれぞれの記憶 部には空きブロックを特定する情報が記憶されている空きブロック登録 テーブルを設けて、発生された乱数に応じて、空きブロック登録テーブ ル内のいずれかの記憶部を選定することで書き込み対象となる空きブロ

25

5

15

ックを特定するようにしたものである。

上記のような構成をとることで、空きブロックの管理を容易にするとともに、空きブロック登録テーブルを構成する各記憶部をそれぞれ指標する相対的なアドレスとして与えられる連続した整数にそれぞれの空きブロックを対応付けることで、空きブロック数に応じた所定の数値範囲において乱数を発生させるという簡易な方式を用いるのみで各空きブロックをおおよそ同じ確率で選定できるようにするという効果を奏する。

#### 図面の簡単な説明

10 第1図は、フラッシュメモリを備えた従来の電子機器の概略構成を示すブロック図である。

第2図は、不揮発性メモリの記憶領域に係る論理ブロックと物理ブロックとの関係を示す図である。

第3図は、物理ブロック内に記憶される管理情報に係るデータ構造を 15 示す図である。

第4図は、不揮発性メモリにおけるデータの書き換え動作を示すフローチャートである。

第5図は、データの書き換えを実施する際における物理ブロック内の データ変化を示す図である。

20 第6図は、この発明の実施例1による記憶状態正常化方法を示すフローチャートである。

第7図は、異常ブロックのなかにおける消去済み物理ブロックの検索 処理を示すフローチャートである。

第8図は、異常ブロックに係る正常化処理を示すフローチャートであ 25 る。

第9図は、この発明の実施例2において用いられる空きブロック登録

テーブル等を示す図である。

第10図は、この発明の実施例2による適切な空きブロックの検出方法を示すフローチャートである。

# 5 発明を実施するための最良の形態

以下、添付の図面を参照して本願発明に係る実施例を説明する。なお、 実施例を構成する各要素または各工程と、請求の範囲に記載された発明 を構成する各要素または各工程との対応関係を明らかにするために、以 下の詳細な説明において、実施例の各要素または各工程に対応する請求 の範囲に記載された発明の各要素または各工程を、それぞれ実施例の各 要素または各工程に続けて適宜かっこ書きにより示すものとする。 実施例1.

第2図は、不揮発性メモリの記憶領域に係る論理ブロックと物理ブロックとの関係を示す図である。書き換え可能な不揮発性メモリの代表的なものにNAND型フラッシュメモリがある。この種のフラッシュメモリは、ブロック単位で管理され、データの消去(通常は全ビットに対してバイナリデータ"1"を書き込む動作)はブロック単位で実施される。また、本願発明では、書き込みについても基本的にはブロック単位で実施するものとするが、1または複数の任意のビットに係るバイナリデータを"1"から"0"へ変換するのみで実行可能なデータの書き込みについてはより小さな記憶単位で実施することが可能である。

フラッシュメモリをアクセスする際には、第2図に示されるように、 与えられた論理ブロックアドレスを例えばCPUに接続されたRAM内 に格納されるアドレス変換テーブルを参照することで物理ブロックアド レスに変換し、データの消去、書き込み、読み出し等を実施する物理ブ ロックを特定する。このように論理ブロックアドレスによりアクセスす

る方式をとることで、欠陥のある物理ブロックが発生した場合に当該欠陥ブロックに対する処理動作を代替用の別の空きブロックに対して実施しても、アプリケーションプログラム等を実行するCPU側ではブロック代替の有無に関係なく同一の論理ブロックアドレスを用いてアクセスすることが可能となる。

第3図は、本願発明において採用される物理ブロック内に格納される 管理情報に係るデータ構造を示す図である。第3図において、1は通常 のデータが記憶されるデータ領域、2は当該物理ブロックに係る管理情 報やエラー訂正符号等に係るデータが記憶される冗長領域であり、デー 10 夕領域1と冗長領域2とから物理ブロックが構成される。また、3は当 該冗長領域を有する物理ブロックに対応する論理ブロックのアドレスを 記憶する論理ブロックアドレス記憶領域(論理ブロック情報記憶領域)、 4は当該冗長領域を有する物理ブロックに対応する論理ブロックが1つ 前に対応付けられていた物理ブロック(以下では、このような物理ブロ 15 ックを前使用物理ブロックと称するものとする)のアドレスを記憶する 前使用物理ブロックアドレス記憶領域(前使用物理ブロック情報記憶領 域)、5は論理プロックアドレス記憶領域3に記憶された論理ブロック アドレスと前使用物理ブロックアドレス記憶領域4に記憶された前使用 物理ブロックアドレスとに係るエラー訂正符号を記憶する第1エラー訂 20 正符号記憶領域、6は当該冗長領域を有する物理ブロックに対して実施 される処理に基づいて生起する各段階の動作状態をそれぞれ示すステー タス情報を記憶するステータス情報記憶領域、7はデータ領域1に記憶 されたデータに係るエラー訂正符号を記憶する第2エラー訂正符号記憶 領域である。

25 次に、本願発明に係るフラッシュメモリに対して実行されるデータ書 き換え動作について説明する。まず任意の論理ブロックに記憶されるデ

10

ータに係る書き換え動作の概略的な手順について説明する。第1に、データ書き換えの対象となる論理ブロックを特定する。第2に、空いている物理ブロックへ書き換え用のデータを書き込む。第4に、それまで書き換え対象の論理ブロックに対応付けられていた物理ブロックのデータを消去する。第5に、書き換え対象の論理ブロックを書き込みの実施された物理ブロックに対応付けるようにアドレス変換テーブルを更新する。このように、データ書き換えを実施する際に新たな物理ブロックにデータを書き込むとともに前使用物理ブロックに記憶されたデータを消去する方式をとることで、停電等によるシステムダウンが生じても書き換え対象の論理ブロックに係る管理情報が書き込み対象の物理ブロックまたは前使用物理ブロックに係る管理情報が書き込み対象の物理ブロックまたは前使用物理ブロックのいずれかには残されて消失することがなくシステムの復帰が可能となり、また同一の物理ブロックへの書き込みの集中による素子の劣化を防止してフラッシュメモリ自体の寿命を延ばすことが可能となる。

次に、データ書き換え動作の詳細について説明する。第4図は、データ書き換え動作を示すフローチャートである。第5図は、データ書き換えに際して、消去処理の対象となる前使用物理ブロックと書き込み処理の対象となる物理ブロック内におけるデータの変化を示す図である。なお、第5図の左端に示される番号はデータの書き換えを実施する過程で生起する各段階の動作状態を識別するためのステータス番号である。ここでは、前提条件として、書き換え対象の論理ブロックのアドレスをしとし、アドレス変換テーブルにおいて当該論理ブロックに当初対応付けられている前使用物理ブロックのアドレスをP1とする。なお、以降の説明においては、アドレスnによりアクセスされる論理ブロックおよび物理ブロックをそれぞれ論理ブロック n および物理ブロック n とそれぞれ適宜称するものとする。まず、書き換え対象となる論理ブロック L を

特定する(ステップS1(第1のステップ))。次に、フラッシュメモリの各物理プロックを例えばアドレスについて昇順または降順に検索して、空きプロックを検出し当該空きプロックのアドレスP2を特定する(ステップS2(第2のステップ))。なお、初期状態(ステータスの)では、消去処理の対象となる前使用物理プロックP1の冗長領域において、ステータス情報としては"0000 $_h$ "(hは16進数を示すものである)、論理ブロックアドレスとしてはL、前使用物理ブロックアドレスとしては論理ブロック上に物理プロックP1が対応付けられる1つ前に論理プロックLに対応付けられていた前使用物理ブロックのアドレスP0が記憶されている。また、物理ブロックP2のデータ領域および冗長領域には全てバイナリデータ"1"が記憶され、すなわち消去状態にある。

データの書き込み対象となる物理ブロック P 2 が特定されれば、アド レス変換テーブルを参照して、論理ブロックLに対応付けられている前 15 使用物理ブロックのアドレスP1を特定する(ステップS3(第3のス テップ))。物理ブロックP2については、データ領域1にデータを書 き込むとともに、冗長領域2内の論理ブロックアドレス記憶領域3には 論理プロックLに係るアドレスデータを書き込み、前使用物理ブロック アドレス記憶領域4には論理ブロックLに対して1つ前に対応付けられ 20 ていた消去対象である前使用物理ブロックP1に係るアドレスデータを・ 書き込み、第1エラー訂正符号記憶領域5には論理ブロックしに係るア ドレスデータと物理ブロックP1に係るアドレスデータとに対するエラ 一訂正符号を書き込み、第2エラー訂正符号記憶領域7にはデータ領域 1に記憶されたデータに対するエラー訂正符号を書き込む (ステップS 25 4 (第4のステップ))。なお、ステータス情報記憶領域6については、 ステータス情報 "FFFF" (第1のステータス情報) を保持させる。

15

なお、第 5 図において、"1->0"はデータが書き込み途中であることを示し、図中縦方向に延びる矢印は前段階のステータスからデータの値がそのまま保持されることを示す。さらに、上記の物理ブロック P 2 へのデータ書き込み動作については、物理ブロック P 2 へでデータが書き込まれている途中の動作状態をステータス 1 で示し、物理ブロック P 2 へのデータ書き込みが完了している動作状態をステータス 2 で示してそれぞれ区別するものとする。

物理ブロック P 2 へのデータ書き込みが完了すれば、物理ブロック P 2 へのデータ書き込みが完了したことを示すように、ステータス情報記憶領域 6 にステータス情報 "AAAA」"(第 2 のステータス情報)を書き込む(ステップ S 5)。この際、冗長領域 2 内の他の記憶領域のデータについては同一の値を保持させる。また、上記のステータス情報記憶領域 6 へのステータス情報書き込み動作については、ステータス情報記憶領域 6 へデータが書き込まれている途中の動作状態をステータス 3 で示し、ステータス情報記憶領域 6 へのステータス情報 "AAAA」"の書き込みが完了している動作状態をステータス 4 で示してそれぞれ区別するものとする。

ステータス情報 "AAAA」"の書き込みが完了すれば、前使用物理ブロックP1のデータを消去する(ステップS6(第5のステップ))。
20 この消去動作については、既に述べたように前使用物理ブロックP1内の全メモリセルについてバイナリデータ "1"を書き込むことで実現される。また、図中"0->1"はデータを消去途中であることを示す。さらに、上記の前使用物理ブロックP1の消去動作については、前使用物理ブロックP1のデータが消去される途中の動作状態をステータス5で示し、前使用物理ブロックP1のデータ消去が完了している動作状態をステータス6で示してそれぞれ区別するものとする。

前使用物理ブロックP1のデータ消去が完了すれば、論理ブロックL が1つ前に対応付けられていた前使用物理ブロックP1に記憶されたデ ータの消去が完了したことを示すように、物理ブロックP2の冗長領域 2内のステータス情報記憶領域6にステータス情報"0000," (第 5 3のステータス情報)を書き込む(ステップS7)。この際、冗長領域 2内の他の記憶領域のデータについては同一の値を保持させる。また、 上記のステータス情報記憶領域6への書き込み動作については、ステー タス情報記憶領域6ヘデータが書き込まれている途中の動作状態をステ ータス7で示し、ステータス情報記憶領域6へのステータス情報 "00 00, "の書き込みが完了している動作状態をステータス8で示してそ 10 れぞれ区別するものとする。そして、アドレス変換テーブルにおいて、 論理ブロックLに対応付けられる物理ブロックを物理ブロックP1から 物理ブロックP2に変更する(ステップS8(第6のステップ)) こと で、データ書き換え動作を完了する。

次に、停電や動作不良等に起因するシステムダウンが生じた後に実施されるシステム復帰処理に伴ってフラッシュメモリ内におけるデータ記憶状態を正常化する方法について説明する。第6図は、この発明の実施の形態1による記憶状態正常化方法を示すフローチャートである。システムが再起動すると、フラッシュメモリの記憶単位である各物理ブロック毎に検索を実施して、第1に冗長領域2内のステータス情報記憶領域6からステータス情報を読み出す(ステップS11)。次に、ステータス情報が"FFFFh"に等しいか否かを判定する(ステップS12)。ステータス情報が"FFFFh"に等しいか否かを判定する(ステップS12)。ステータス情報が"FFFFh"に等しい場合には、当該物理ブロックに記憶されているデータが消去状態にあるべきことを示すものであるから、当該物理ブロックのデータを消去する処理すなわち当該物理ブロック内の全メモリセルについてバイナリデータ"1"を書き込む処理を実

施する(ステップS13)。これにより、第5図に示されるステータス 1またはステータス2において停電等によるシステムダウンが発生した 場合でも、当該物理ブロックへ書き込み途中であるデータあるいは書き 込まれたデータを消去して当該物理ブロックをステータス情報に応じた 正常な記憶状態に復帰させることができる。なお、当該物理ブロックへ の書き込みが予定されていたデータの再書き込みについては、システム ダウンの生じた電子機器のホストシステムあるいはネットワークサーバ ヘアクセスする等の方法を用いて、正しいデータを再書き込みすること で実現することが可能である。

ステップS12においてステータス情報が"FFFF,"に等しくな 10 い場合には、ステータス情報が"AAAA。"に等しいか否かを判定す る (ステップS14)。ステータス情報が"AAAA。" に等しい場合 には、当該物理ブロックへのデータの書き込みは完了しているが当該物 理ブロックに係る前使用物理ブロックのデータ消去が完了していない可 能性があるために、前使用物理ブロックのデータを消去する(ステップ 15 S15)とともに、当該物理ブロックのステータス情報記憶領域6に " $0\ 0\ 0\ 0_{h}$ "を書き込む(ステップS $1\ 6$ )。これにより、第 $5\ \odot$ に 示されるステータス4、ステータス5またはステータス6において停電 等によるシステムダウンが発生した場合でも、検索対象の物理ブロック のステータス情報を変更するとともに、データ未消去または消去途中の 20 前使用物理ブロックのデータを消去することで、検索対象となっている 物理ブロックおよび当該物理ブロックに係る前使用物理ブロックを正常 な記憶状態に復帰させることができる。

ステップS14においてステータス情報が "AAAA<sub>1</sub>" に等しくな 25 い場合には、ステータス情報が "0000<sub>1</sub>" に等しいか否かを判定す る(ステップS17)。ステップS16を終了した後、並びにステップ

10

15

20

25

S17でステータス情報が"0000<sub>h</sub>"に等しい場合には、検索対象となっている物理ブロックの論理ブロックアドレス記憶領域3を参照して対応する論理ブロックを特定し、アドレス変換テーブルにおいて当該論理ブロックに対応する物理ブロックとして検索対象となっている物理ブロックを登録する(ステップS18)。これにより、停電等によるシステムダウンに起因して消失したアドレス変換テーブルを再構築する。

ステップS17においてステータス情報が"0000<sub>n</sub>"に等しくない場合には、検索対象となっている物理ブロックが異常ブロックであると判定して、当該物理ブロックのアドレスを異常ブロックテーブルに登録する(ステップS19)。ステップS13を終了した後、ステップS18を終了した後、並びにステップS19を終了した後には、全ての物理ブロックについて検索が完了したか否かを判定する(ステップS20)。全ての物理ブロックについて検索が完了していない場合には、ステップS11に戻って同様の処理を次の物理ブロックに対して実施する。また、全ての物理ブロックについて検索が完了した場合には、第6図に示される処理を終了して後述する異常ブロックに係る処理を実施する。

ロックのステータス情報を " $0000_h$ " から "FFFF<sub>h</sub>" に変更している際に停電等のシステムダウンが発生した場合については、対応する書き込み対象の物理ブロックについて第6図に示されるステップS15の処理を実施することで、異常ブロックであると判定された物理ブロックを消去状態として、当該物理ブロックのステータス情報を正常値である "FFFF<sub>h</sub>" に訂正することができる。したがって、このような消去処理の完了した物理ブロックを異常ブロックテーブルから削除することが可能となる。

第7図は、異常ブロックのなかにおける消去済み物理ブロックの検索 処理を示すフローチャートである。まず、異常ブロックとして登録され 10 ている各物理ブロック毎に検索を実施するように、異常ブロックテーブ ルから登録されている物理ブロックのアドレスを取り出して検索対象の 物理ブロックを特定する(ステップS21)。次に、ステータス情報が "FFFFh"に等しいか否かを判定する(ステップS22)。ステー タス情報が"FFFF」"に等しい場合には、消去処理の完了している 15 前使用物理ブロックであることを示すので、検索対象となっている物理 ブロックに係るアドレスを異常ブロックテーブルから削除する(ステッ プS23)。ステップS23を終了した後、並びにステップS22でス テータス情報が"FFFF」"に等しくない場合には、異常ブロックと して登録された全ての物理ブロックについて検索が完了したか否かを判 20 定する(ステップS24)。全ての物理ブロックについて検索が完了し ていない場合には、ステップS21に戻って同様の処理を異常ブロック テーブルに基づいて特定される次の物理ブロックに対して実施する。全 ての物理ブロックについて検索が完了した場合には、第7図に示される 処理を終了して後述する異常ブロックに係る次の処理を実施する。 25

第8図は、異常ブロックに係る正常化処理を示すフローチャートであ

Committee of

る。まず、異常ブロックとして登録されている各物理ブロック毎に検索 を実施するように、第7図に示す処理により修正された異常ブロックテ ーブルから登録されている物理ブロックのアドレスを取り出して検索対 象となる物理ブロックを特定する(ステップS31)。次に、検索対象 5 となっている物理ブロックの冗長領域2からステータス情報を取り出し て、当該ステータス情報と"AAAA」"との論理積をとる(ステップ S32)。既に述べたように、NAND型フラッシュメモリのデータ書 き込みはバイナリデータの"1"を"0"に変えることで実施される。 したがって、ステータス3において書き込み対象の物理ブロックのステ ータス情報を"FFFF<sub>h</sub>"から"AAAA<sub>h</sub>"に変更している際に停電 10 等によるシステムダウンが発生したことに起因してステータス情報が本 来とるべき値とは異なる値を有する場合には、当該ステータス情報と "AAAA」"との論理積は "AAAA」" に等しくなる。また、ステー タス7において書き込み対象の物理ブロックのステータス情報を"AA 15 AA,"から"0000,"に変更している際に停電等によるシステムダ ウンが発生したことに起因してステータス情報が本来とるべき値とは異 なる値を有する場合には、当該ステータス情報と"AAAA、"との論 理積は"AAAA。"に等しくなることはない。

ステータス情報に係る上記の特性に鑑みて、次のステップでは、ステ 20 ータス情報と "AAAA」" との論理積が "AAAA」" に等しいか否か を判定する (ステップS33)。 論理積が "AAAA」" に等しい場合 には、検索対象となっている物理ブロックへのデータの書き込みは完了 しているが当該物理ブロックに係る前使用物理ブロックのデータ消去は 完了していないために、前使用物理ブロックアドレス記憶領域4に記憶 25 されているアドレスにより特定される前使用物理ブロックのデータを消去する (ステップS34)。ステップS34を終了した後、並びにステ

10

ップS33において論理積が "AAAA」" に等しくないと判定された場合には、検索対象となっている物理ブロックのステータス情報記憶領域6に "0000』" を書き込む (ステップS35)。ステップS34およびステップS35の処理を実施することで、第5図に示されるステータス3において停電等によるシステムダウンが発生した場合でも、前使用物理ブロックのデータ消去および新たなステータス情報の書き込みを実施して、検索対象となっている物理ブロックおよび前使用物理ブロックをステータス情報に応じた正常な記憶状態に復帰させることができる。また、ステップS35の処理を実施することで、第5図に示されるステータスではいて停電等によるシステムダウンが発生した場合でも、新たなステータス情報の書き込みを実施して、検索対象となっている物理ブロックをステータス情報に応じた正常な記憶状態に復帰させることができる。

次に、検索対象となっている物理ブロックの論理ブロックアドレス記憶領域3を参照して対応する論理ブロックを特定し、アドレス変換テーブルにおいて当該論理ブロックに対応する物理ブロックとして検索対象となっている物理ブロックを登録する(ステップS36)。ステップS36の処理を異常ブロックとして登録された全ての物理ブロックに対して実施することで、停電等によるシステムダウンに起因して消失したアドレス変換テーブルの復元処理を完了することができる。

次に、異常ブロックとして登録された全ての物理ブロックについて検索が完了したか否かを判定する(ステップS37)。全ての物理ブロックについて検索が完了していない場合には、ステップS31に戻って同様の処理を異常ブロックテーブルに基づいて特定される次の物理ブロックに対して実施する。全ての物理ブロックについて検索が完了した場合には、処理を終了する。

以上のように、この実施例1によれば、データの書き換えの対象とな る論理ブロックに対して消去状態にあった新たな物理ブロックを割り当 てて当該物理ブロックにデータを書き込むとともに、それまで論理ブロ ックに対応付けられていた前使用物理ブロックのデータを消去すること でデータの書き換えを実施するフラッシュメモリにおいて、冗長領域2 5 が論理ブロックアドレス記憶領域3と、前使用物理ブロックアドレス記 憶領域4と、ステータス情報記憶領域6とを有して構成されているので、 停電等によるシステムダウンが生じても、ステータス情報記憶領域6を 参照することでシステムダウン時に書き込みの対象となっていた物理ブ ロックについてその動作状態を検知することができるとともに、前使用 10 物理ブロックアドレス記憶領域4を参照することで上記物理ブロックに 係る前使用物理ブロックを特定することができるから、動作状態に応じ てデータ破壊の生じた可能性のある物理ブロックおよび当該物理ブロッ クに係る前使用物理ブロックに対して適切な復元処理を実施することが 15 可能となり、フラッシュメモリを正常な記憶状態に復帰させることがで きるという効果を奏する。

また、ステータス情報としては、物理ブロックが消去状態にあることを示す"FFFF"と、書き込み対象の物理ブロックへのデータの書き込みが完了してはいるが対応する前使用物理ブロックのデータが未消 20 去である状態を示す"AAAA"と、書き込み対象の物理ブロックへのデータの書き込みが完了するとともに対応する前使用物理ブロックのデータが消去済みである状態を示す"0000"とを備えるように構成したので、物理ブロックにデータ破壊が発生したとしても、ステータス情報が"FFFF"であれば書き込み対象の物理ブロックを消去すればよく、またステータス情報が"AAAA"であれば前使用物理ブロックを消去すればよく、データ書き換え動作に際して生起する各ステ

ータスについてシステムダウンが生じた場合に必要とされる復元処理の 内容が変わる時点でステータス情報が変更されるようになされているか ら、ステータス情報を参照することでフラッシュメモリを正常な記憶状 態に容易に復帰させることができるという効果を奏する。

また、データの書き換えが進行するのに応じて、書き込み対象の物理 5 ブロックに係るステータス情報が "FFFF<sub>h</sub>"、 "AAAA<sub>h</sub>"、 "0 000。"と変化するので、ステータス情報を変更する際に停電等によ るシステムダウンが発生してステータス情報が本来とるべき値を有しな いという異常が生じたとしても、ステータス情報の変更がステータス情 報を構成するビット列の所定のビットに係るバイナリデータを"1"か 10 ら"0"へ変更することで実施されることに鑑みれば、異常の生じたス テータス情報と"AAAA。"との論理積をとって当該論理積を評価す ることで、ステータス情報を" $FFFF_n$ "から" $AAAA_n$ "へ変更す る際にシステムダウンが発生したのか、あるいはステータス情報を"A  $AAA_{l}$ "から"0000<sub>l</sub>"へ変更する際にシステムダウンが発生した 15 のかを判定することが可能となり、フラッシュメモリの動作状態を簡単 な判定方式により詳細に検知することができて、フラッシュメモリを迅 速かつ確実に正常な記憶状態に復帰させることができるという効果を奏 する。

#### 20 実施例2.

この実施例 2 は、データの書き込み対象となる空きブロックを検出するために、例えば空きブロックのアドレス等として与えられる空きブロック特定情報を順次登録する空きブロック登録テーブルを有する点で実施例 1 と差異を有する。

25 第9図は、空きブロック登録テーブル等を示す図である。第9図において、11は空きブロックの数を記録する空きブロック数カウンタ、1

2 はそれぞれが順次配列された複数の記憶部から構成される空きブロック登録テーブルである。空きブロック数カウンタ11および空きブロック登録テーブル12は、ともに例えばCPUに接続されたRAM内のワークエリアにおいて構成することが可能である。第9図に示されるように、空きブロック数カウンタ11に記憶された空きブロックの数がNである場合には、空きブロック登録テーブル12において相対的アドレスとして与えられるアドレス0からアドレス(N-1)を指標としてアクセス可能な各記憶部にそれぞれ空きブロックのアドレスが記憶される。

次に、この実施例2によるメモリ制御方法について説明する。任意の 10 論理ブロックに記憶されたデータに係る書き換え動作は、基本的には第 4図に示されたフローチャートによる書き換え動作と同様であるので、 その説明を省略する。上述したようにこの実施例2では、ステップS2 として示されている適切な空きブロックを検出する方法において差異を 有している。第10図は、この発明の実施例2による適切な空きブロッ クの検出方法を示すフローチャートである。まず、空きブロック数カウ 15 ンタ11を参照して、その時点において消去状態にあってデータ書き込 み可能となっている物理ブロックである空きブロックの数を確認する (ステップS41(第7のステップ))。空きブロック数をNとすると、 N個の空きブロックのなかから適切な空きブロックを選定するように、 0から(N-1)の範囲で乱数を発生させて、空きブロック登録テーブ 20 ル12において、アクセスするアドレスMを決定する(ステップS4 2)。次に、空きブロック登録テーブル12のアドレスMに登録されて いる物理ブロックのアドレスP2を読み出して、この物理ブロックP2 を書き込み対象の物理ブロックとして特定する(ステップS43 (第8 のステップ))。書き込み対象の物理ブロックP2が特定されれば、空 25

きブロック登録テーブル12におけるアドレスMの記憶部に、この書き

込み動作に伴って消去対象となる物理ブロックのアドレスP1をアドレスP2に代えて書き込む(ステップS44)。なお、書き込み対象の物理ブロックP2が特定された後の処理については、第4図に示されるように、書き込み対象の物理ブロックP2にデータを書き込み、前使用物理ブロックP1のデータを消去し、アドレス変換テーブルを更新することでデータの書き換えを完了する。

以上のように、この実施例2によれば、実施例1と同等の効果を奏するとともに、空きブロックの数を確認するステップS41と、乱数を発生させて、当該乱数に応じて複数の空きブロックのなかから1つの空きブロックを選定し、選定された空きブロックを書き込み対象となる物理ブロックとして特定するステップS43とを有するように構成したので、フラッシュメモリへのデータの書き換え回数が多くなれば各物理ブロックの書き換え回数も統計的に平均化されることが予測され、簡単な構成により、各物理ブロックの書き換え回数を平均化させてフラッシュメモリの寿命を延ばすことができるという効果を奏する。NAND型フラッシュメモリ等のフラッシュメモリについては、同一の物理ブロックへの書き込みが集中すると素子が劣化しやすく、書き換え回数を物理ブロック間で平均化させることはフラッシュメモリの寿命を延ばすうえで重要となる。

また、空きブロックの数だけ順次配列された記憶部にそれぞれ空きブロックのアドレスを記憶した空きブロック登録テーブル12を設けて、発生された乱数に応じて空きブロック登録テーブル12内のいずれかの記憶部を選定することで書き込み対象となる1つの空きブロックを特定するように構成したので、空きブロックの管理を容易にするとともに、空きブロック登録テーブルを構成する各記憶部をそれぞれ指標する相対的なアドレスとして与えられる連続した整数にそれぞれの空きブロック

err 13

を対応付けることで、空きブロック数に応じた所定の数値範囲で乱数を 発生させるという簡易な方式を用いるのみで、各空きブロックをおおよ そ同じ確率で選定できるようにするという効果を奏する。

なお、上記実施例1および実施例2により説明されるフラッシュメモ リ並びにフラッシュメモリのデータ書き換え方法は、本願発明を限定す 5 るものではなく、例示することを意図して開示されているものである。 本願発明の技術的範囲は請求の範囲の記載により定められるものであり、 請求の範囲に記載された技術的範囲内において種々の設計的変更が可能 である。例えばステータス情報は"FFFF,"、"AAAA,"、"O 10 000,"に限定されるものではなく、消去状態にあることを示す第1 のステータス情報を表現するビット列における1または複数のビットに 係るバイナリデータを"1"から"0"へ変更することで書き込み対象 の物理ブロックへのデータの書き込みが完了してはいるが対応する前使 用物理ブロックのデータが未消去である状態を示す第2のステータス情 報が構成され、第2のステータス情報を表現するビット列における1ま 15 たは複数のビットに係るバイナリデータを"1"から"0"へ変更する ことで書き込み対象の物理ブロックへのデータの書き込みが完了すると ともに対応する前使用物理ブロックのデータが消去済みである状態を示 す第3のステータス情報が構成されるようであれば、第1、第2、第3 20 のステータス情報として任意のビット列を設定することが可能である。

24

### 請求の範囲

1. データが記憶されるデータ領域と、種々の管理情報等が記憶される 冗長領域とを備える物理ブロックを記憶単位として構成される不揮発性 メモリにおいて、

それぞれの前記冗長領域が、当該冗長領域の含まれる物理ブロックに 対応する論理ブロックを特定する情報を記憶する論理ブロック情報記憶 領域と、対応する論理ブロックが1つ前に対応付けられていた物理ブロ ックである前使用物理ブロックを特定する情報を記憶する前使用物理ブ ロック情報記憶領域と、当該冗長領域の含まれる物理ブロックをデータ の書き込み対象としたデータ書き換え動作を実施する際に生起する各段 階の動作状態を識別するステータス情報を記憶するステータス情報記憶 領域とを有して構成されていることを特徴とする不揮発性メモリ。

- ステータス情報記憶領域には、当該ステータス情報記憶領域の含まれる物理ブロックが消去状態にあることを示す第1のステータス情報と、当該ステータス情報記憶領域の含まれる物理ブロックへのデータの書き込みが完了してはいるが対応する前使用物理ブロックのデータが未消去である状態を示す第2のステータス情報と、当該ステータス情報記憶領域の含まれる物理ブロックへのデータの書き込みが完了するとともに対応する前使用物理ブロックのデータが消去済みである状態を示す第3のステータス情報とが少なくとも記憶されることを特徴とする請求の範囲第1項記載の不揮発性メモリ。
  - 3. 第1のステータス情報と第2のステータス情報と第3のステータス情報とが同じビット数で表現され、第1のステータス情報を表現する
     25 ビット列における1または複数のビットに係るバイナリデータを"1"から"0"へ変更することで第2のステータス情報が構成され、第2の

ステータス情報を表現するビット列における1または複数のビットに係るバイナリデータを"1"から"0"へ変更することで第3のステータス情報が構成されることを特徴とする請求の範囲第2項記載の不揮発性メモリ。

5 4. データが記憶されるデータ領域と、種々の管理情報等が記憶される冗長領域とを備える物理ブロックを記憶単位として構成される不揮発性メモリにてデータを書き換えるデータ書き換え方法において、

データを書き換える対象となる論理ブロックを特定する第1のステップと、

10 消去状態にあって書き込み可能な物理ブロックである空きブロックの なかからデータの書き込み対象となる物理ブロックを特定する第2のス テップと、

論理ブロックと物理ブロックとを対応付けるアドレス変換テーブルを 参照して、書き換え対象の論理ブロックに対応付けられている物理ブロックである前使用物理ブロックを特定する第3のステップと、

書き込み対象の物理ブロックにデータを書き込む第4のステップと、 前使用物理ブロックのデータを消去する第5のステップと、

書き換え対象の論理ブロックに書き込み対象の物理ブロックを対応付けるようにアドレス変換テーブルを更新する第6のステップとを有し、

- 20 書き込み対象の物理ブロックについては、当初消去状態にあることを示す第1のステータス情報が設定され、第4のステップの処理が終了した後にデータの書き込みが完了したことを示す第2のステータス情報が設定され、第5のステップの処理が終了した後に前使用物理ブロックのデータの消去が完了したことを示す第3のステータス情報が設定される25 ことを特徴とする不揮発性メモリのデータ書き換え方法。
  - 5. 第1のステータス情報と第2のステータス情報と第3のステータ

ス情報とが同じビット数で表現され、第1のステータス情報を表現するビット列における1または複数のビットに係るバイナリデータを"1"から"0"へ変更することで第2のステータス情報が構成され、第2のステータス情報を表現するビット列における1または複数のビットに係るバイナリデータを"1"から"0"へ変更することで第3のステータス情報が構成されることを特徴とする請求の範囲第4項記載の不揮発性メモリのデータ書き換え方法。

- 6. 第2のステップが、空きブロックの数を確認する第7のステップと、
- 10 乱数を発生させて、複数の空きブロックのなかから1つの空きブロックを選定し、当該空きブロックを書き込み対象となる物理ブロックとして特定する第8のステップとを有することを特徴とする請求の範囲第4項記載の不揮発性メモリのデータ書き換え方法。
- 7. 空きブロックの数だけ順次配列された複数の記憶部から成りそれ 15 ぞれの記憶部には空きブロックを特定する情報が記憶されている空きブロック登録テーブルを設けて、

発生された乱数に応じて、空きブロック登録テーブル内のいずれかの 記憶部を選定することで書き込み対象となる空きブロックを特定するこ とを特徴とする請求の範囲第6項記載の不揮発性メモリのデータ書き換 え方法。

8. データが記憶されるデータ領域と、種々の管理情報が記憶される 冗長領域とを備える物理ブロックを記憶単位として構成され、データ書き換え動作を実施する際に書き込み対象の物理ブロックに生起する各段 階の動作状態を識別するステータス情報を記憶するステータス情報記憶 領域がそれぞれの冗長領域に設けられている不揮発性メモリにてデータを書き換えるデータ書き換え方法において、

25

データを書き換える対象となる論理ブロックを特定する第1のステップと、

消去状態にあって書き込み可能な物理プロックである空きブロックの なかからデータの書き込み対象となる物理ブロックを特定する第2のス テップと、

論理ブロックと物理ブロックとを対応付けるアドレス変換テーブルを参照して、書き換え対象の論理ブロックに対応付けられている物理ブロックである前使用物理ブロックを特定する第3のステップと、

書き込み対象の物理ブロックにデータを書き込む第4のステップと、

10 前使用物理ブロックのデータを消去する第5のステップと、

書き換え対象の論理ブロックに書き込み対象の物理ブロックを対応付 けるようにアドレス変換テーブルを更新する第6のステップとを有し、

前記第2のステップが、空きブロックの数を確認する第7のステップと、





Fig.1



BNSDOCID: <WO\_\_\_\_\_03010671A1\_I\_>




Fig.3

4/9

海南大社, 真




Fig.4

		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	"报社会管理	を赤社争物用ブロック (P2)	2)		前使用物	前使用物理ブロック (P1)	(P1)
		\$	2米2米2年		田柴田士士			1	前使用物理
		サード	ステータス情報	ステータス 論理ブロック ブロック 情報 アドレス アドレス	型食用を プロック アドレス	エラー 訂正符号	ステータス 情報	ステータス 論理フロック 情報 アドレス	ブロック アドレス
(	84 1 P	1	4 1 1 1 1 1 1	FFFFh	FFFFh	FFh	00000 <sup>h</sup>	-	P0
o	<b>创</b> 期				,	7			
۲	ナーな生き込み	1->0		1->0	1->0				
-				_	Ď	) 			
7	データ書き込み	, data	-	_   _	-				
,	ステータスはおきょった。		1->0				_	-	
	育報告さかの								
_	ステータス		AAAAh					*	*
<del>1</del>	情報書き込め	+		-	-		0-7	0->1	0->1
пt	イーを消光						,   ,   ,		
,		1	1				FFFFh	FFFFh	
9	ーゲータ消出		-		1				
'	ステータス		1->0						
	情報書き込る	*							
°	ステータス		10000		<b> </b>			-	<b>→</b>
o —-		1	-						

F1g.5

6/9




Fig.6




Fig.7





Fig.8

9/9



開始 **~**S41 空きブロック数を確認 0~(空きブロック数-1)の範囲で乱数を発 生させて、空きブロック登録テーブルにお -S42 いてアクセスするアドレスMを決定 空きブロック登録テーブルのアドレスMに 登録された物理ブロックのアドレスP2を読 **~S43** み出してこの物理ブロックP2を書き込み対 象ブロックとして特定 消去対象の物理ブロックのアドレスP1をア ドレスP2に代えて空きブロック登録テーブ ルに記憶 終了

Fig.10

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/07356

IA. CLAS	SIFICATION OF SUBJECT MATTER			
	.Cl <sup>7</sup> G06F12/16, G11C16/02			
According	to International Patent Classification (IPC) or to both	national classification and IPC		
B. FIELD	OS SEARCHED	· · · · · · · · · · · · · · · · · · ·		
Minimum o	documentation searched (classification system followers). C1 <sup>7</sup> G06F12/16, G11C16/02	ed by classification symbols)		
Jits Koka	tion searched other than minimum documentation to to uyo Shinan Koho 1922-2002 i Jitsuyo Shinan Koho 1971-2002 lata base consulted during the international search (na	Jitsuyo Shinan Toroku Koh Toroku Jitsuyo Shinan Koh	o 1996–2002 o 1994–2002	
C. DOCU	MENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where a	appropriate, of the relevant passages	Relevant to claim No.	
А	JP 11-272569 A (Hitachi, Lt 08 October, 1999 (08.10.99), Column 4, line 49 to column (Family: none)		1-8	
A	JP 2001-147864 A (Seiko Epse 29 May, 2001 (29.05.01), Full text; all drawings (Family: none)	on Corp.),	1-8	
Furthe	r documents are listed in the continuation of Box C.	See patent family annex.		
"A" docume consider date "L" docume. cited to special i docume. means "P" docume than the	categories of cited documents: nt defining the general state of the art which is not ed to be of particular relevance locument but published on or after the international filing nt which may throw doubts on priority claim(s) or which is establish the publication date of another citation or other reason (as specified) nt referring to an oral disclosure, use, exhibition or other nt published prior to the international filing date but later priority date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family		
	ctual completion of the international search ctober, 2002 (18.10.02)	Date of mailing of the international search report 29 October, 2002 (29.10.02)		
	niling address of the ISA/	Authorized officer		
Facsimile No	,	Telephone No.		
Form PCT/I	SA/210 (second sheet) (July 1998)			

国際出願番号 PCT/JP02/07356

	国際調査報告	国際出願番号   F C 1 / J 1 C 2 /		
A. 発明の属す Int.Cl.	rる分野の分類(国際特許分類(IPC)) 7 G06F12/16, G11C16/02			
B. 調査を行っ 調査を行った最/ Int. Cl.	oた分 <u>野</u> 		٠	
日本国実用新築 日本国公開実用 日本国実用新築 日本国実用新築 日本国登録実用	新案公報			
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)				
	と認められる文献		関連する 請求の範囲の番号	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示 44日 立制 作所 1999.	1-8	
A	JP 11-272569 A (株式) 10.08,第4欄第49行-第6欄	第30行(ファミリーなし)		
A	JP 2001-147864 A ( 2001.05.29,全文,全図(	ヤイコーエプソン株式会社)	1-8	
□ C欄の続	きにも文献が列挙されている。	□ パテントファミリーに関する!	別紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願目前の出願または特許であるが、国際出願日 が後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献 「国際調査報告の発送日 29.10.02				
国際調査を完了した日 18.10.02				
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3585				

様式PCT/ISA/210 (第2ページ) (1998年7月)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

